Applied Materialsが、銅配線を2nmロジックノード以降へと微細化し、抵抗を最大25%低減することで、チップのワット当たりの性能を向上させる新材料を発表した。改良されたLow-k(低誘電率)絶縁材料を用いたこの新材料は、チップの静電容量を低減し、3D積層ロジック/DRAMチップの高強度化も実現する。 Applied Materialsは、米国カリフォルニア州サンフランシスコで2024 …
Applied Materialsが、銅配線を2nmロジックノード以降へと微細化し、抵抗を最大25%低減することで、チップのワット当たりの性能を向上させる新材料を発表した。改良されたLow-k(低誘電率)絶縁材料を用いたこの新材料は、チップの静電容量を低減し、3D積層ロジック/DRAMチップの高強度化も実現する。 Applied Materialsは、米国カリフォルニア州サンフランシスコで2024 …